19 日本国特許庁(JP)

① 特許出願公開

[®] 公 開 特 許 公 報 (A)

昭61-150216

@Int.Cl.4

識別記号

庁内整理番号

匈公開 昭和61年(1986)7月8日

H 01 L 21/28

7638-5F

審査請求 未請求 発明の数 1 (全5頁)

匈発明の名称

半導体装置の製造方法

②特 願 昭59-270862

②出 願 昭59(1984)12月24日

四発 明 者 兼 子

宏 子 小平市上流

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

砂発明者 小柳

光正

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

⑩出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫

外1名

明 細 費

発明の名称 半導体装置の製造方法 特許請求の範囲

- 1. シリコン基板上に金属膜を形成し、略400 ~600℃の温度範囲で熱処理をしてシリサイド 化反応を行ない、未反応金属をエッチング除去し て前記シリコン基板側のシリコン面上に高抵抗の 金属シリサイドを形成し、この後600℃以上の 温度で熱処理を行なって前配高抵抗の金属シリサイドを低抵抗の金属シリサイドに変える工程を含 んでなる半導体装置の製造方法。
- 2. 前記金属膜に高融点金属(Mとおく)を用い、 前記高抵抗の金属シリサイドとしてMxSiy(2x >y)を形成し、前記低抵抗の金属シリサイドと してMSizを形成してなる特許請求の範囲第1項 記載の半導体装置の製造方法。
- 3. シリサイドはシリコン基板の不純物拡散層上 に形成してなり不純物拡散層形成用のイオン打込 みはシリサイド形成前後のいずれかに行なってな る特許請求の範囲第1項又は第2項記載の半導体

英質の製造方法。

発明の詳細な説明 - '

〔技術分野〕

本発明はシリコン基板の表面、特化不純物拡散 暦の表面に金属シリサイドを形成して素子の高集 積化および動作の高速化を図った半導体装置の製 造方法に関するものである。

[背景技術]

近年におけるIC、LSI等の半導体装置の高 集積化に伴なって素子の敬細化が進められており、 例えばMOS型半導体装置ではソース・ドレイン 領域等の不純物拡散層が設型化、低面積化され、 また素子間を接続する配線も低幅化されている。 このため、不純物拡散層や配触における電気抵抗 が増大され、素子動作の高速化の障害となってい る。このようなことから、最近の半導体装置では 不純物拡散層の表面、つまりシリコン基板の表面 を金属シリサイド化して抵抗の低減を図り、これ から素子動作速度の向上を図る試みがなされてい 即ち、日経マグロウヒル社発行「日経エレクトロニクス(別冊マイクロデバイセズ)」1980年1月23日号P.118~120にその一例が開示されているように、ソース・ドレイン領域等の上にPi、Tiなどの金属を全面に付け、これを熱処理することによりシリコン表面に対けできる。 できるにより、シリコン表面上にのみを形成できる。 その後、未反応金属のみをエッチング除去することにより、シリコン表面上にのみ金属シリサイドを形成し、この金属シリサイドの低抵抗性(たとえばTiSi、のシート抵抗約20/ロ(TiO被 潜原厚600ÅTニール温度700℃の場合))によって素子の低抵抗化を達成できる。

しかしながら、本発明者が前記方法により形成した金属シリサイドについて検討したところ、案子間や電極とを絶録する絶録膜(フィールド酸化原や電極の両側のCVD・SiOz 膜など)上に金属シリサイドがせり上がる。またフィールド酸化膜や電極を絶録するCVD・SiOz 膜のSiOz と被着金属M(Ti, Mo, W, Taなど)と反応

(3)

ド14が残存してしまうことになり不具合である。 このような不具合は半導体装置の信頼性を低下させることになる。

この原因について考察すると、金属原中にシリコン基板のシリコンが吸い上げられるが、金属膜が厚くなるとこの吸い上げ量も多くなってシリサイド化反応が模方向に拡がり易くなりせり上がり現象が発生することになる。

[発明の目的]

本発明の目的は、金属シリサイドを形成すべき 領域以外への金属シリサイドの拡がりによるせり 上りを防止し、かつ金属シリサイドを形成すべき 領域以外の領域の絶象膜のSiOzと金属とのシリ サイド化反応を抑制して、金属シリサイドを形成 すべき特にシリコン基板、つまり不純物拡散層上 にのみ金属シリサイドを形成でき、その信頼性を 向上して高集積化、高速化を達成できる半導体装 置の製造方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき

して金属シリサイド(MISi-O)がこれらっ ィールド酸化膜やCVD・SiO, 膜上にも形成さ れる。従って、素子間や電極との間で短絡事故が 発生することが明らかとされた。例えば、 第2回 の例ではシリコン基板1上のソース・ドレイン領 域 1 3 の表面に形成した金属シリサイド(MSi,) 9 a やこれと何時に形成したゲート電板(ポリン リコン)4上の金属シリサイド(MSiz)10a の各端が夫々案子間絶録分離用のフィールド酸化 膜2, サイドウォール(ゲート側部の絶録膜とし てのCVD·SiOx 膜) 6上にせり上り(拡がり)、 図示X箇所では両者が短絡されてしまう。また被 **着金属Mと、フィールド酸化膜 2 やサイドウォー** ル6のSiOzとが反応して金属シリサイド(M-Si~0)14がフィールト酸化膜2やサイトウ ォール6上の被着金属の内側部分で形成されるの で、外側の未反応の被着金属Mを図示の如くエッ チング除去してもY箇所で金属シリサイド14を 介して金属シリサイド9aと10aとが短絡して しまうし、フィールド酸化膜2上に金属シリサイ

(4)

らかになるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なも のの概要を簡単に説明すれば、下記のとおりであ る。

すなわち、シリコン基板上に金属膜を形成し、 略400~600℃の温度範囲で熱処理をすること とにより、シリコンの移動を抑え、セルファラインで特にシリコン菌板側のシリコン面上にのみ高 抵抗の金属をエッチング除去した後、更に 600℃以上の高温で熱処理を行なってりまたに 変えることができ、これによりシリサイドに 変えた金属シリサイドを低抵抗の金属シリサイドに 変えたなができ、これによりシリカの下 力によりかった り(せり上ったり)するのを防止でき金属シリサイト ができるによりかった り(世別上ったり)するのを防止でき金属がリサイト ができるによりないできると ができる。

(突施例)

第1図(a)~(f)に本発明をMOSトランジスタに適用した実施例であり、特にLDD(Lightly doped drain)型MOSトランジスタに適用した例である。

先ず、同図(a)に示すようにP形シリコン基板1 上に架子分離用のフィールト酸化膜(SiO: 膜) 2 およびゲート酸化膜3を形成し、かつその上に ポリシリコン膜をパターニングしてゲート電極4 を形成する。しかる上で全面にP(りん)をたと えばドース量1×10¹¹cm⁻¹ でイオン打込みし、 セルファライン法によってPイオン打込居5を形 成する。

次いで、全面にCVD法によりSiO. 膜を形成し、これを反応性イオンエッチング(以下、RIEと略称する。)法によりエッチバックすることにより同図(b)に示すようにゲート電極4の両側にサイドウォール6を形成する。

次に同図に1のように全面に、たとえば約600 ~1200Åここでは600Åの厚さのTi(チ タン) 展7をスパッタ法などにより形成する。そ

(7)

なおフィールド酸化膜2およびサイドウォール6 上のTi戻7はシリサイド化されず、もとのまま である。ここで、600℃以下の第1段アニール では高抵抗のTしシリサイドが形成されるが、下 限を略400℃以上と限定した理由は、略400 ℃以下でアニールを行なうと、形成されるTiシ リサイドの膜厚が薄いために、後で第2段アニー ル(600℃以上の高温アニール)を行なっても その抵抗(略409/ロ以上)がうまく下らない ためである。なお、600℃以下の低温アニール を行なうと金属(ここではTi)とフィールド酸 化膜 2,サイドウォール 6 の SiOz との反応(シ リサイド化反応即ちTi-Si-0)が抑えられ ると共に、Siの移動が抑えられることにより、 形成される金属シリサイドことではTiシリサイ ド(TixSiy(2x>y))がシリコン基板1お よびゲート電価4のシリコン面からフィールド酸 化原2やサイドウォール6へと横方向に拡がらな い(せり上らない)という効果がある。

次ドウェットエッチング(たとえばエッチング

して全面にAs (ひ架)をたとえば、ドーズ母 1×10¹⁵ cm⁻² (エネルギ150 KeV)でイオン 打込みし、シリコン基板1とTi 膜7との界面の ミキシングを行なうと共にシリコン基板1内に Asイオン打込局8を形成する。なお、このとき ゲート電板4の上面においてもミキシングが行な われる。

しかる後、略400~600℃(略400℃以上で600℃以下)の温度範囲で、かつ不活性ガス界囲気中で低温アニール(第1段アニール)を行ない、同図(d)に示すようにセルファラインでシリコン基板1のシリコン面上即ちAsイオン打込層 8上のTi 膜7をシリサイド化してTi (チタン)シリサイド(TixSiy(2x>y)、たとえばTiSi、Ti Si) 9を形成する。このときゲート電極4上にもTi シリサイト(TixSiy,(2x>y))10が形成される。このTi シリサイド(TixSiy,て2x>y))10が形成される。このTi シリサイド(TixSiy,て2x>y))10が形成される。このTi シリサイド(TixSiy,て2x>y))10が形成される。このTi シリサイド(TixSiy,て2x>y))10が形成される。このTi シリサイド(TixSiy,ここで2x>y)9、10は高抵抗(Ti 膜7の厚さ600Å、アニール温度500℃でシート抵抗30~402/ロ)である。

(8)

液としてH₂O₂: NH₃: H₂O=1:1:5の混合液)により、Ti展7のシリサイド化されていないフィールド酸化膜2およびサイドウェール6 上の未反応部分(金属部分)を除去すれば、シリコン基板1およびゲート電極4上にのみ同図(e)に示す如く高抵抗のTiシリサイド9 および10が3 残される。

その後、600℃以上の温度でかつ不活性ガス
雰囲気中で高温アニール(第2段アニール)を行
ない、Tiシリサイド9、10のTi×Siy(2×
>y)を安定で低抵抗のTiSiiに変え、低抵抗
のTiシリサイド(TiSii)11、12を同凶
(f)に示す如くシリコン基板1およびゲート電極4
上に形成する。これによりTiシリサイド11、
12の抵抗値をたとえば略5~10g/ロの如似
小さくすることができる。またこのときの高フニール(第2段アニール)によりPィオン打込盾
5、Asィオン打込盾8が拡散されてN型でかっ
LDD構造の不純物拡散店、つまりソース・ドレイン領域13が図示の如く形成できMOSトラン

ジスタが形成される。

以上のような製造方法によって、金属シリサイ ドを形成すべきでないフィールド酸化線2やサイ ドウォール6上で、シリサイド化反応、即ちTi とSiO, とのシリサイド化反応(Ti-Si-O) およびSiの移動によるTixSiy(2x>y)の 形成(シリコン面で形成されるTixSiy(2x> y)の拡がり(せり上がり)に相当する。)を起 さず、ソース・ドレイン領域13である不純物拡 散暦上およびゲート電極4などのシリコン面上の みに低抵抗の金属シリサイド(ここではTiSi,) を形成することができ、従って拡散階抵抗および ゲート電極抵抗を低くすることができると共に、 相互間の短絡などの事故を確実に防止できるよう になる。これにより素子(MOSトランジスタ) の数細化を図って高集積化を達成し(VLSIの 高集積化が容易となる。)かつ一方ではその信頼 性を向上できる。

[効果]

(1) シリコン基板上に金属膜を形成した上で略

an.

(たとえばVLSI半導体装置)を製造できる。 以上本発明によってなされた発明を実施例にも とづき具体的に説明したが、本発明は上記実施例 **に限定されるものではなく、その要旨を逸脱しな** い範囲で積々変更可能であることはいうまでもな

たとえば、金属シリサイドを形成する金属とし てTi(チタン)を用いているが、Ta(タンタ ν), M_0 (モリプデン), Ψ (メングステン), P t (白金), P d (パラジウム), H f (ハフ ニウム)などの高融点金属を用いてもよく、この 場合Tiを用いた場合と同様の作用効果が得られ ることはもちろんである。また拡散層形成用のイ オン打込み(ここではAsイオン打込み)は高抵 抗のTiシリサイド9を形成後(同図(d)。(e)参照) 行なってもよく、また低抵抗のTiシリサイド 11を形成袋に行なってもよい。

(利用分野)

以上の説明では主として本発明者によってなさ れた発明をその背景となった利用分野であるMO



4 0 0 ~ 6 0 0 ℃の温度範囲で熱処理をしてシリ サイド化反応を行なうと、Siの移動が抑えられ シリコン基板側のシリコン面(ゲート配極がポリ シリコンの場合も含む)上にのみ金属シリサイド (禹抵抗のMxSiy (2 x > y))を形成するこ とができ、それ以外の未反応金属をエッチング除り 去してしまうので、金属シリサイドを形成すべき でない領域でのシリサイド化反応(M-Si-O) 及び金属シリサイドを形成すべきでない領域への 金属シリサイド (MxSiy (2xシy)の拡がり (せり上り)を起らなくすることができる。

- (2) 更に600℃以上の温度で熱処理をすること により、前記金属シリサイド(高抵抗のもの)を 低抵抗化する(MSizを形成する)ことができ、 従って前記シリコン面上のみに低抵抗の金属シリ サイドを形成することができ、前述した短輪など の事故を確実に防止できる。
- (3) 従って拡散層抵抗やゲート電極抵抗などを低 くするのに利用できる。
- (4) 以上より高集積でかつ高信頼性の半導体装置

12

S型電界効果トランジスタに適用した場合につい て説明したが、それに限定されるものではなく、 MOS型半導体装置、パイポーラ型半導体装置は もとより、髙集積,高速型の半導体装置の全てに 適用できる。

図面の簡単な説明

第1図(a)~(f)は本発明の一実施例を工程順に示 十断而 図.

第2図は従来の不具合を説明する断面図である。 1…シリコン基板、2…フィールド酸化算、3 ··· ゲート酸化膜、 4 ··· ゲート 電板、 6 ··· サイドウ ォール、7…Ti膜、9,10…Tiシリサイド (TixSiy, 2 x > y), 11, 12 ... Ti > 1 サイド(TiSi,)、13…ソース・ドレイン領 域。

代理人 弁理士





